先进数字仿真器
配备高性能的仿真引擎和约束求解器,旨在提高编译时效率,并确保设计的准确性和稳固性。
可适配众多主流硬件形貌语言,包罗Verilog、VHDL、SystemVerilog、SystemC 等,以及它们的组合。
支持行为级、RTL级和带SDF后仿的门级数字电路门级 Verilog和 VHDL仿真。
支持高阶的系统级SystemVerilog加SystemC混淆仿真,通过无缝集成通用验证要领(UVM)为用户提供快速验证测试台的设置,使验证历程越发高效和可控。
提供周全的功效、断言和代码笼罩率测试,可天生多种名堂的仿真数据。
输入文件可通过加密算法举行掩护,确?突 IP获得充实的清静掩护。
集成NanoSpice系列的种种晶体管级电路仿真器,提供完整的混淆信号验证解决方案。
编译、仿真和约束求解器引擎创新优化
X态撒播和竞争条件消除手艺
易于使用并支持从现有工具快速迁徙
支持X86和ARM
与NanoSpice系列晶体管级仿真器集成的数模混和信号仿真
行为级、RTL级和带SDF后仿的
门级数字电路
集成NanoSpice实现数模混和
SoC全芯片验证
SystemVerilog和SystemC混淆语言
Testbench
系统验证
Testbench
设置